数字秒表电路设计ok

电信1205班 钟杰瑛 学号 U201213508

一、设计任务及要求

设计一个数字秒表电路，其功能要求是：

（1） 设计一个用来记录短跑运动员成绩的秒表电路，能以数字的形式显示时间； （2） 秒表的计数范围为0.01~59.99S，计时精度为10mS；

（3）通过两个按键来控制计时的起点和终点，一个是清零按键，用于设置秒表为初始状态，另一个则是开始/停止按键，在清零无效时，按一下开始/停止键，则计时器开始计时，再按一下则暂停计时，再按一下则继续计时。

二、系统组成框图

本系统采用层次式设计方法设计，系统由时钟脉冲产生电路，可预置计数器，毫秒计数、秒计数、控制电路、译码及显示电路，及消抖动电路等部分（模块）组成。系统组成框图如

毫秒显示毫秒译码器时钟脉冲产生电路暂停/继续控制电路毫秒计数器秒显示秒译码器秒计数器预置计数值图1 数字秒表系统组成框图清零图1所示。

系统工作原理是：由时钟脉冲产生电路产生频率为100Hz的脉冲信号接入暂停/继续控制电路，由该电路通过按键控制毫秒、秒计数器的暂停计数/继续计数。由控制电路输出的毫秒脉冲输入到毫秒计数器，毫秒计数器（二级毫秒计数器）计数到100毫秒时向秒计数器进位，秒表计数至59.99秒时停止计数。毫秒，秒计数器输出分别经毫秒，秒译码器译码后送至各自的LED数码显示器。

三、系统电路设计

1.时钟脉冲产生电路

时钟脉冲产生电路选用NE555定时器组成多谐振器,产生100Hz脉冲给毫秒计数器。电路及其工作波形分别图2(a)、(b)所示。

其工作原理是：

23时定时器内部的放电三极管TD导通，此时Vo为低电平，电容C通过R2和TD放电，使VC下

降；

① 接通电源后，电容C被充电，VC上升，当VC上升到VCC时，触发器被复位，同

② 当VC下降到VCC时，触发器又被置位，Vo翻转为高电平。电容器C放电所需时间为

13tPLR2Cln20.7R2C

③ 当C放电结束时，TD截止，VCC将通过R1，R2向电容器C充电，VC由VCC上升到VCC所需时间为

1323tPH(R1R2)Cln20.7(R1R2)C

23期性的方波，其频率为

④ 当VC上升到VCC时，触发器又发生翻转，如此周而复始，在输出端就得到一个周

fo11.43 tPLtPH(R12R2)C由于555内部的比较器灵敏度较高，且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。

+Vcc23R15.1k784VCVCCVCC13R210kVCC1uF625553VO0VOtPHt510.01uF0(a)电路tPLt(b)工作波形图2由555组成多谐振荡器及其工作波形图2(a)所示电路各元件参数的选择如下 由

fo选用标称值电容C1μF， 则

R12R21.43

(R12R2)C1.431.43 foC11021106 14.310314.3K

取R15.1kΩ，则R29.2kΩ。

考虑到电阻、电容的允许误差通常为±10%，为使振荡器输出为100Hz脉冲信号，R2选用10kΩ电位器代替。

2.暂停/继续控制电路设计

暂停/继续控制电路由四位二进制计数器74LS191、3输入与门74LS11组成，电路如图3所示。图中反相施密特触发器CC40106用于消除按键的抖动信号。74LS191功能表如表1所示。由表1可知，当计数使能控制端CT0，置

762374LS11自NE555输出端自74LS30输出端3456至IC5的CPU数控制端LD1，加/减计数控制端当时钟脉冲输入端送入时钟U/D0，

脉冲时，实现加法计数。74LS191计数时序真值表如表2所示。当74LS191预置数据输入端D3~D0均接地，接通电源时，其状态输出端Q3~Q0的初始

13115Q3RCLDU/DCT4Q2Q1Q0+5V74LS191D39CPD01514S2510CC401061暂停/继续2D210D11IC6图3 暂停/继续控制电路表1 74LS191功能表CTLDU/DCP操作000置数010加计数011减计数1保持状态均为0。通过按键S2及CC40106给74LS191提供时钟脉冲。由于IC6在时钟脉冲上升沿开始计数，当S2未按下时，CP为高电平；当S2按下时，CP为低电平；而在S2松

表2 74LS191计数真值表CP01234567101112131415Q30000000011111111Q20000111100001111Q10011001100110011Q00101010101010101开后，CP又为高电平，当计数值未到规定的59.99S时，74LS30输出端始终是高电平。由图3和表2，当按动奇数次S2时，IC6的Q01，74LS11门被打开，计数器开始计数；当按动偶数次S2时，IC6的Q00，74LS11门，计数器停止计数，实现设计任务功能3

的要求。

3.毫秒，秒计数电路及译码、显示电路设计

毫秒，秒计数电路均采用可预置十进制加/减计数器74LS192，各计数器均采用十进制计数操作。计数及译码、显示电路如图4所示。

74LS192功能表如表3所示。图4中，低位毫秒计数器IC1的CPU端接NE555产生的100Hz脉冲信号，CPD端接高电平，高位毫秒计数器的CPU端接IC1的进位输出端CO。对于秒计数器，低位秒计数器IC3的CPU接IC2的CO端，高位秒计数器IC4的CPU端接IC3的CO端，计数器使能控制端按表3进行加计数设置，则可完成各计数器的十进制加计数操作。

图4中，译码器采用BCD-7段译码器CD4511，数码管采用共阴极数码管。由于本系统显示电路是显示计数值，故CD4511试灯端LT,灭灯端BL，均接5V，选通/锁存端LE接地，各译码器8421BCD码输出端分别接十进制计数器各输出端，完成0.01~59.99S显示。

4.消抖动电路设计 （1）按键抖动产生原因

11110111CPU表374LS192功能表CPDLDCR操作清零置数加计数减计数保持10000通常的按键所用开关为机械弹性开关，由于机械式开关的核心部件为弹性金属簧片，因而在开关切换的瞬间会在接触点出现来回弹跳的现象。虽然只是进行了一次按键，结果在按键信号稳定的前后出现了多个脉冲，如图5所示。如果将这样的信号直接送给集成计数器的

时钟输入端，将可能把按键稳定前后出现的脉冲信号当作按键信号，这样就会出现人为的一次按键但计数器以为多次按键现象。为了确保按键识别的准确性，在按键信号抖动的情况下不能进入状态输入，为此就必须对按键进行消抖处理，消除抖动时不稳定、随机的电压信号。机械式按键的抖动次数、抖动时间、抖动波形都是随机的。不同类型的按键其最长抖动时间也有差别，抖动时间的长短和按键的机械特性有关，一般为5~10mS。

38a76b4c2d1e9f10g3838385107a6b4c2d1e9f10g5107a6b4c2d1e9f10g5107a6b4c2d1e9f10g5101312111091514abcdefgLTBLLE+5V3451312111091514abcdefgLTBLLE+5V3451312111091514abcdefgLTBLLE+5V3451312111091514abcdefgLTBLLE+5V345CD4511A16CD4511A16CD4511A3A017CD4511A221A3A0GND7A221A3A0GND7A16A22A374LS086A22A11A07+5V+5VR15.1KR210K1uF8476215762376237623Q3340.01uFQ2Q1Q0CPU512+5V4Q3COCPDCR14Q2Q1Q0CPU512+5V4Q3COCPDCR14Q2Q1712623Q0COQ3Q2Q1Q0LD1174LS192CPDCR1474LS192D3974LS192D3974LS192D015D39D210D11D015D210D11D015D210D11CPU+5VCPDCRD3149CPUD2105D11D015ICIC100HZ0.01SICIC174LS08465NE55574LS047623Q314Q2Q1Q0CPUCPDD015CRD3974LS11345674LS192D210LD11+5VD11IC+5V74LS30CC4010674LS00132(6)IC Q(3)IC Q0(7)IC Q(3)IC Q0(7)IC Q(7)IC Q0(3)IC Q(3)IC Q071234561112131185623S1220PF95108复位Q3Q2Q1RC74LS191LDU/DD1CTD3D249101Q0+5V+5VCPD01514S2CC4010615102S3220PFCC4010635104+5VS4220PF55106IC220PF暂停/继续加计数图4 数字秒表电路CC40106减计数

（2）按键消抖电路的设计

消抖是为了避免在按键按下或是抬起时电平剧烈抖动带来的影响。按键的消抖，可用硬件或软件两种方法。本系统使用的是硬件消抖的方法。，按键消抖电路如图6所示。当图中按键S2未按下时，A点为低电平。，由于A点与地之间接有一个容量为220PF的电容，当按下S2时，电容两端的电压不能跃变，因此A点电压只能缓慢增加。这就消除了由于键按下瞬间，由于按键弹性金属簧片的弹跳，造成A点呈现快速的断续电压。当S2松开时，电容经要之并联的510电阻放电，使A点电压缓慢下降，再经施密特触发器修整波形，就得到应该比较标准的脉冲波输出。

前沿抖动键按下键稳定后沿抖动图5 按键抖动波形图+5VS2AC220CC4010621R510图6 按键消抖电路