2015-2016秋季数字电子技术基础(A卷)答案

北方民族大学试卷

二、单项选择题（每题2分，共10分）

课程代码：01100450课程：数字电子技术基础（A卷答案）1、ADACBCAB中的冗余项为（ D ）。

A）AD B） AC C）BC D）AB 题目 一 二 三 四 五 总成绩 复核 2、下列逻辑电路中，是组合逻辑电路的是（ D ）。

得分 A）数码寄存器 B）计数器 C）移位寄存器 D）加法器阅卷教师 3、逻辑式一、填空题（共30分，每空2分）

YACABAC中存在( Ａ )型冒险。 1、 （101011.011）A）0 B）1 C）0,1 D）无冒险

2=（ 53.3）8=（2B.6 ）16

4、若输入变量A，B取值相同时，输出F=0，否则F＝１，则其输出与输入的关系是（ B 2、 逻辑函数 Y(A,B,C)(AC)(BC)的最大项表达式为（写成M型）M(2,5,6,7)；

A）与或运算 B）异或运算 C）同或运算 D）与非运算 FACBC的最小项表达式为（写成m型）m(0,1,2,5)。

5、当CP1,Rn1D0,SD1，钟控RS触发器的Q,Qn1的值为（ A ）。 3、 卡诺图的相邻有几何相邻，相对相邻，相重相邻。 A）１,０ B）０,１ C）1,1 D）0,0 4、 TTL与非门多余输入端的处理方法是 悬空或接高电平。

5、 TTL三态门的三种可能的输出状态分别是高电平、 低电平 、高阻态。

6、 按照输出信号的特点不同，可以将时序逻辑电路分为 米里 型和 摩尔 型。 三、判断题（10分，每题2分）

7、 有一电路如图所示，Y的逻辑表达式为YA。

1、 CMOS电路多余不用的输入端不能悬空。（ 对 ） 2、 主从JK触发器存在一次翻转现象。（ 对 ） 3、 余3循环码是一种有权码。 （ 错 ）

4、 单稳态触发器由稳定状态能够自动恢复到暂稳态。（ 对 ） 5、 存储器字扩展增加的是I/O端个数。（ 错 ）

8、 脉冲宽度与脉冲周期的比值称为 占空比 。 四、基础题（共20分）

9、 D触发器的特征方程为 Qn1D 。

1、代数化简法化简：YBCDD(BC)(ADB)（5分）

解：[评分标准：有化简步骤加3分，利用正确公式加2分]

第 - 1 -页 共 4 页

。 ）

YBCDD(BC)(ADB)BCDBC(ADB)

BCDADBBD

2、卡诺图化简：

F(A,B,C,D)m(0,2,6,7,8,10,14,15)（5分）

[评分标准：求出正确函数表达得4分，真值表得3分，画出正确的波形图得3分] 解： [评分标准：正确画出卡诺图加2分，画出正确的包围圈加2分，正确结果得1分] 解：FBCBD

JAQn,KBQn1JQnKQnAQnQnBQn

AQnQnBQnAQnBQn　　　CPA B Qn1 0 0 1 0 1 Qn 1 0 Qn

1 1 0

3、下图所示电路中，已知CP、A、B的波形。 （10分） （1） 求Qn1的函数表达式 （2） 求Qn1真值表；

（3）画出Q的波形图（初始状态为0）。

五、分析设计题（共30分） 1、用74LS161设计8进制计数器，允许添加适当的逻辑门电路，需写清设计分析过程。a) 采用复位法（异步清零）实现。（5分）

b) 采用置位法（同步置数）实现，预置数D3D2D1D00011。（5分）

第 - 2 -页 共 4 页

10分） （共

ET Q0 Q1 Q2 Q3 C EP 74LS161 LD CP RD > D0 D1 D2 D3

2、写出如图所示电路的驱动方程和状态方程，列出状态表，画出状态图，并分析电路的逻辑功能，判断电路能否自启动？ （10分）

（CQ3Q2Q1Q0ET,Q3为计数器的高位输出）

[评分标准：各题有设计过程分析和反馈逻辑设计的得3分，画出正确的连线图得2分] 解：

① 题目要求用复位法（异步清零）实现8进制计数器，要用到RD端，

012345（67），此时8Q3Q2QQ101000，只需将Q3通过

一非门接到RD端即可，且ET=EP=1, LD＝1，CP接时钟脉冲，D3,D2,D1,D0接地或悬空均可。

解：[评分标准：驱动方程2，状态方程3分，状态图2分，状态转移图2分，逻辑功能1分]

（1）写出驱动方程和输出方程

（2）求状态方程

[评分标准：有设计过程分析和反馈逻辑设计的得3分，画出正确的连线图得2分]

② 采用置位法（同步置数）实现8进制计算器，要用到LD端，预置数D3D2D1D00011，则

（3）列状态转移表、画状态图

Q3Q2QQ101010，只需将Q3,Q1通过一与非门接到LD端即可，且ET=EP=1, RD＝1，CP接

时钟脉冲。

第 - 3 -页 共 4 页

（4）概括功能：这是一个不具备自启动特性的同步六进制计数器。

3、 设计一位全加器，加数 A ，被加数 B ，和为S，低位来的进位CI ，向高位的进位CO。 要求： ①列出真值表； （5分）

②用译码器 74LS138 实现； （5分）

第 - 4 -页

解：①真值表如下：

[评分标准：正确的真值表得5分]

ABCISCO0000000110010100110110010101011100111111 [评分标准：推导过程得3分，正确接线图得2分]

②用74LS138实现，取A2A1A0ABCI，则Sm(1,2,4,7)m1m2m4m7m1m2m4m7

m1.m2.m4.m7COm(3,5,6,7)m3m5m6m7m3m5m6m7

m3.m5.m6.m7

共 4 页

S CO & & Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 A B CI 1